AMD UCLK、FCLK、MCLK

AMD UCLK、FCLK、MCLK

AMD Ryzen 处理器采用独特的架构，CPU 被分割成多个小芯片，通过称为 Infinity Fabric 的高速互连连接。这创建了三个不同的时钟域，需要同步才能获得最佳性能：MCLK 是内存时钟，UCLK 是内存控制器时钟，FCLK 是 Infinity Fabric 时钟。

在理想设置中，所有三个时钟都以相同的速度运行。这称为 1:1:1 比率。如果您运行 DDR5-6000，内存时钟为 3000 MHz。对于 1:1 比率，UCLK 应为 3000 MHz，FCLK 应为 3000 MHz。这提供了最低的延迟，因为数据不必跨越时钟域边界，而跨越边界会增加延迟。

问题在于 FCLK 有一个限制。在大多数 Ryzen 7000 和 9000 系列处理器上，FCLK 上限约为 2000 到 2200 MHz。这意味着，如果您运行的内存速度超过 DDR5-6000（其内存时钟为 3000 MHz），则无法保持 1:1 比率。系统将自动切换到 2:1 比率，其中 UCLK 以内存时钟的一半运行，这会增加延迟。

这就是为什么 DDR5-6000 被认为是 Ryzen 的最佳选择。在此速度下，您可以以 1:1:1 运行，FCLK 为 2000 MHz 或 2033 MHz。更快地运行 DDR5-6400 或 DDR5-7200 会强制使用 2:1 比率，而增加的延迟通常会抵消游戏中的带宽优势。对于视频编辑等内存密集型工作负载，尽管延迟更高，但更快内存的额外带宽仍然有帮助。

您可以在 Ryzen Master 或 HWInfo 中检查时钟比率。如果 UCLK 是 MCLK 的一半，则您处于 2:1 模式。一些高端 Ryzen 芯片可以达到 2200 MHz 甚至 2300 MHz 的 FCLK，从而允许在 1:1 模式下使用 DDR5-6600。这被称为硅彩票，因芯片而异。对于大多数用户来说，具有紧凑时序的 DDR5-6000 是性能和兼容性的最佳平衡。