AMD UCLK、FCLK、MCLK

AMD UCLK、FCLK、MCLK

AMD Ryzenプロセッサは、Infinity Fabricと呼ばれる高速相互接続で接続された複数のチップレットにCPUが分割される独自のアーキテクチャを採用しています。これにより、最適なパフォーマンスのために同期する必要がある3つの異なるクロックドメインが作成されます。MCLKはメモリクロック、UCLKはメモリコントローラクロック、FCLKはInfinity Fabricクロックです。

理想的な設定では、3つのクロックはすべて同じ速度で動作します。これを1:1:1比率と呼びます。DDR5-6000を実行している場合、メモリクロックは3000 MHzです。1:1比率の場合、UCLKは3000 MHz、FCLKは3000 MHzである必要があります。これにより、データがクロックドメインの境界を越える必要がなくなるため、レイテンシが最小限に抑えられます。境界を越えると遅延が発生します。

問題は、FCLKに限界があることです。ほとんどのRyzen 7000および9000シリーズプロセッサでは、FCLKは2000〜2200 MHz程度が上限です。つまり、メモリクロックが3000 MHzのDDR5-6000よりも速いメモリを実行する場合、1:1比率を維持できません。システムは自動的に2:1比率に切り替わり、UCLKはメモリクロックの半分で動作するため、レイテンシが増加します。

これが、DDR5-6000がRyzenのスイートスポットと見なされる理由です。この速度では、FCLKを2000 MHzまたは2033 MHzにして1:1:1で実行できます。DDR5-6400やDDR5-7200に高速化すると2:1比率になり、レイテンシの増加によりゲームでの帯域幅の利点が打ち消されることがよくあります。ビデオ編集などのメモリ集約型のワークロードでは、レイテンシが高くても、高速メモリの帯域幅が追加されると役立つ場合があります。

クロック比率は、Ryzen MasterまたはHWInfoで確認できます。UCLKがMCLKの半分の場合、2:1モードです。一部のハイエンドRyzenチップは、2200 MHz、さらには2300 MHzのFCLKに達することができ、1:1モードでDDR5-6600を可能にします。これはシリコンロッタリーと呼ばれ、チップごとに異なります。ほとんどのユーザーにとって、タイトなタイミングのDDR5-6000が、パフォーマンスと互換性の最良のバランスです。