AMD CCD アーキテクチャ

AMD CCD アーキテクチャ

Core Complex Die（CCD）は、AMDの最新CPUの基本構成要素です。各CCDは、最大8つのCPUコア、それに関連するキャッシュ、および他のチップレットと通信するために必要なインフラストラクチャを含む小さなチップです。複数のCCDをI/Oダイと組み合わせることで、AMDは同じ基本構成要素から異なるコア数のCPUを製造できます。

CCD内では、コアはCore Complex（CCX）に編成されています。Zen 2およびZen 3では、各CCXに4つのコアがあり、16 MBのL3キャッシュを共有していました。Zen 4以降、AMDはCCDあたり1つのCCXに移行し、8つのコアが32 MBのL3キャッシュを共有するようになりました。これにより、アーキテクチャが簡素化され、CCD内のすべてのコアがチップレット境界を越えることなく同じL3キャッシュにアクセスできるため、レイテンシが削減されました。

CCD間の通信は、I/Oダイを通過するInfinity Fabricを介して行われます。CCD 0のコアがCCD 1にキャッシュされたデータを必要とする場合、リクエストはCCD 0からI/Oダイへ、次にCCD 1へと移動し、データも同じ経路で戻ってくる必要があります。これにより、同じCCD内のデータにアクセスする場合と比較してレイテンシが増加します。これが、一部のワークロードが他のワークロードよりも多くのコアでスケーリングが優れている理由です。

AMDはこれを管理するためにコアパーキングと呼ばれる技術を使用しています。オペレーティングシステムのスケジューラは、関連するスレッドを同じCCDに維持しようとし、チップレット間の通信を最小限に抑えます。WindowsとLinuxの両方に、AMDのチップレットアーキテクチャ向けの最適化があります。ゲームでは、ゲームとその重要なスレッドが1つのCCDに保持され、バックグラウンドタスクがもう一方のCCDで実行されることを意味します。

CCDの数が最大コア数を決定します。Ryzen 5は1つのCCDに6つのコアが有効化されています。Ryzen 7は1つのCCDに8つのコア。Ryzen 9は2つのCCDで12または16コア。Threadripperは最大8つのCCDで96コアまで可能です。チップレット設計により、製品ごとに完全に新しいチップを設計することなく、このスケーリングが可能になります。これが、AMDが同じ基本設計から非常に多くの異なるCPUモデルを提供できる理由です。