AMD Ryzen 3000 Architektur

AMD Ryzen 3000 Architektur

Die Ryzen 3000-Serie, basierend auf der Zen 2-Architektur, war ein Meilenstein für AMD. Es war die erste Consumer-CPU, die ein Chiplet-Design verwendete, bei dem der Prozessor aus mehreren kleineren Chips anstelle eines einzigen monolithischen Dies besteht. Dieser Ansatz ermöglichte es AMD, die Kernanzahl zu skalieren und die Kosten zu senken, was Intel zu dieser Zeit nicht erreichen konnte.

Eine Ryzen 3000 CPU besteht aus zwei Arten von Chiplets. Die Rechen-Chiplets, CCDs oder Core Complex Dies genannt, enthalten die CPU-Kerne. Jedes CCD hat bis zu 8 Kerne und wird in einem 7nm-Prozess hergestellt. Der I/O-Die (IOD) enthält den Speichercontroller, PCIe-Controller und die Infinity Fabric-Schnittstelle. Der IOD wird in einem größeren 12nm-Prozess hergestellt, da er nicht so stark von dem kleineren Knoten profitiert.

Die Kerne in Zen 2 sind in Gruppen von vier organisiert, die CCXs oder Core Complexes genannt werden. Jeder CCX hat 4 Kerne, die sich 16 MB L3-Cache teilen. Ein CCD enthält zwei CCXs für insgesamt 8 Kerne und 32 MB L3-Cache. Die Kerne kommunizieren über die Infinity Fabric miteinander, die die CCXs innerhalb eines CCDs verbindet und auch mehrere CCDs mit dem I/O-Die verbindet.

Zen 2 brachte eine deutliche IPC-Verbesserung gegenüber Zen+, etwa 15 Prozent. Dies resultierte aus Verbesserungen am Branch Predictor, größeren Caches und einer breiteren Ausführungseinheit. Die Architektur fügte außerdem Unterstützung für PCIe Gen 4 hinzu, eine Premiere für Consumer-Plattformen. Dies ermöglichte schnellere SSDs und GPUs und verschaffte AMD einen Funktionsvorteil gegenüber Intel.

Das Chiplet-Design hatte einen Nachteil: Latenz. Die Kommunikation zwischen den Chiplets über die Infinity Fabric fügt im Vergleich zu einem monolithischen Design Verzögerungen hinzu. Dies bedeutete, dass Ryzen 3000 eine höhere Kern-zu-Kern-Latenz aufwies als Intels monolithische Chips. In Spielen konnte dies zu leichten Leistungseinbußen führen, insbesondere in älteren Spielen, die nicht für die Chiplet-Architektur optimiert waren. Spätere Generationen würden dies deutlich verbessern.